

Primera presentación de tesis

Tercera sección: acondicionamiento, instrumentación y digitalización

3. Acondicionamiento, instrumentación y digitalización

Esta sección comienza en los terminales eléctricos de entrada del nodo. No vuelve a discutir qué transductor se emplea, su modelo mecánico ni la fuente que genera la señal. El problema acotado es otro: **convertir una tensión diferencial pequeña en una secuencia digital que aproveche el rango del conversor, conserve la información de fase y pueda adquirirse de forma determinista**. La transmisión de esas muestras se trata después, como una etapa independiente.

El desarrollo de esta parte no produjo un circuito definitivo de una sola vez. El historial de Git del antiguo repositorio `tesis-legacy`, preservado actualmente en `src/firmware/psoc`, permite reconstruir una sucesión de proyectos de PSoC Creator entre el 17 de abril y el 3 de junio de 2026, seguida por revisiones de calibración, DMA y control de captura hasta agosto. Esa evolución es relevante porque explica qué problema resolvió cada bloque que permanece en el diseño.

3.1. Qué debe resolver esta etapa

Si $v_d(t)$ es la tensión diferencial disponible en la entrada, una representación compacta del camino de acondicionamiento y conversión es

$$v_{\text{ADC}}(t) = V_{\text{CM}} + [h_{\text{AFE}}(t) * v_d(t)] + v_{\text{os}}(t) + n_{\text{AFE}}(t), \quad (1)$$

donde $H_{\text{AFE}}(s)$ incluye la ganancia y los filtros analógicos, V_{CM} fija el punto de operación para alimentación simple, v_{os} agrupa los desplazamientos de continua y n_{AFE} el ruido incorporado por la instrumentación. El ADC observa esta tensión en $t = nT_s$ y entrega

$$x[n] = Q_{B, V_{\text{span}}} \{v_{\text{ADC}}(nT_s)\}, \quad \Delta V_{\text{LSB}} = \frac{V_{\text{span}}}{2^B}. \quad (2)$$

La Ec. (1) muestra que “amplificar” no es suficiente. La etapa debe resolver simultáneamente:

- **entrada diferencial y rechazo de modo común**, para que interferencias presentes de forma semejante en ambos conductores no se confundan con la señal;
- **ganancia programable**, porque una ganancia pequeña desperdicia resolución y una demasiado alta recorta la forma de onda;
- **conformación espectral analógica**, incluida la red de compensación y un pasa-bajos anterior al muestreo;
- **control del punto de operación**, ya que el *offset* de varias etapas en cascada puede consumir el rango del ADC aun sin señal;
- **digitalización reproducible**, con tasa, rango, filtrado y formato de muestra conocidos;
- **movimiento determinista de datos**, evitando que la atención de otras tareas del procesador cambie el instante de adquisición.

Por eso acondicionamiento y digitalización se presentan juntos: el rango del ADC decide cuánta ganancia analógica conviene, el filtro anti-*aliasing* debe actuar antes del ADC y el multiplexor del propio camino digital permite observar y ajustar las etapas analógicas.

3.2. Reconstrucción mediante Git: todos los proyectos de la cadena GEO

Se buscaron en todas las ramas los archivos binarios `TopDesign/TopDesign.cysch` y se siguió su aparición, renombrado y eliminación. Las Tablas 1 y 2 enumeran **todos los proyectos de acondicionamiento GEO encontrados**; no se cuentan los ejemplos USB de Cypress ni los proyectos del martillo, porque pertenecen a otra cadena instrumental.


Cuadro 1: Primera mitad del inventario histórico de circuitos PSoC Creator.

Proyecto y primer commit	Fecha	Función en la evolución
SM-24_V1 — 9a91eda	17/04	Primera prueba de acondicionamiento; red pasiva de entrada y bloques básicos de amplificación. Se abandonó al cambiar el reparto entre analógico y digital.
Tesis — 74a65c2	18/04	Primera cadena activa temprana, con ramas diferenciales, suma/transimpedancia y filtrado. Reemplazó al proyecto inicial.
Comparation — c4b0a8a	19/04	Banco para comparar caminos analógicos e integrar AMux, ADC $\Delta\Sigma$, filtro digital y salida de laboratorio.
FiltradoDiferencial — 0051880	22/04	Conservó la señal en forma diferencial a través de la amplificación y el filtrado.
ComparacionDiferencial — 0051880	22/04	Proyecto paralelo para contrastar las variantes diferenciales y su conversión.
ComparacionDiferencial_Copy_01 — c46b7ae	30/04	Rama de comparación durante el pivote de topología; separó etapas PGA, BP y LP para contrastar Sallen-Key/VCVS con MFB.
DiferencialConRrefs — 6900805	10/05	Introdujo referencias desplazadas por etapa para corregir manualmente el punto de operación.

Cuadro 2: Segunda mitad del inventario histórico de circuitos PSoC Creator.

Proyecto y primer commit	Fecha	Función en la evolución
DiferencialConRrefs_Copy_01 — 6900805	10/05	Copia de trabajo para modificar la arquitectura de referencias sin perder la variante precedente.
DiferencialConRrefsXD — 1f73657	17/05	Variante experimental del circuito con referencias independientes.
DiferencialConRrefsYMux — 1f73657	17/05	Agregó multiplexación para observar nodos intermedios con un mismo ADC.
DiferencialConRrefsYMux_Copy_01 — 1f73657	17/05	Ensayó la salida single-ended y la sucesión BP-SUM-LP que conduciría a la cadena completa.
DiferencialToSingleEnded — 610e19a	20/05	Primera implementación completa: instrumentación diferencial, conversión single-ended, MFB, sumador, LP, AMux y ADC.
DiferencialToSingleEnded_ESP — 70a15d9	24/05	Integración inicial del circuito completo con el enlace hacia el controlador externo.
DiferencialToSingleEnded_ESP — renombre en 9e26866	25/05	Continuación de la integración; fue absorbido por el proyecto unificado.
AcondicionamientoAnalogico — 4062297	03/06	Proyecto consolidado y vigente; reunió la cadena analógica, digitalización y lógica de captura.

Los nombres de los proyectos no deben interpretarse como catorce soluciones totalmente independientes. Git muestra una genealogía: algunas carpetas fueron copias de trabajo, otras bancos comparativos y otras reemplazos directos. Agrupadas por cambio estructural, la evolución puede resumirse así:



Esta lectura evita dos errores: presentar el circuito final como una elección inmediata y contar cada autoguardado del mismo `TopDesign` como una topología nueva.

3.3. Decisiones de topología que sobreviven en el diseño

3.3.1. Del filtro pasivo al reparto analógico-digital

El primer proyecto intentó resolver la selección de banda mediante una red RC pasiva. Se descartó por sensibilidad a tolerancias, deriva de capacitores y fase no lineal. En un arreglo multicanal

importa no sólo que un canal tenga la magnitud esperada, sino que los canales tengan respuestas de fase reproducibles. El reemplazo estableció una regla de diseño que continúa vigente:

Lo que debe ocurrir antes de cuantizar —ganancia, punto de operación, compensación y anti-aliasing— permanece en analógico; la selección reconfigurable de banda y el movimiento de muestras se realizan con recursos digitales.

3.3.2. De Sallen–Key a MFB

La compensación adoptada puede escribirse como un camino directo menos un pasa-banda de segundo orden [2]:

$$H_{\text{comp}}(s) = 1 - \frac{2(\zeta_1 - \zeta_0)\omega_n s}{s^2 + 2\zeta_1\omega_n s + \omega_n^2}. \quad (3)$$

Por tanto, el filtro BP y el sumador no son dos bloques arbitrarios: juntos realizan la resta de la Ec. (3). Se analizaron Sallen–Key/VCVS y MFB. Las dos reproducían de forma semejante la respuesta nominal; la MFB se seleccionó por menor sensibilidad del factor de calidad y de la frecuencia central a las tolerancias, mejor atenuación a alta frecuencia y porque sus desventajas habituales —inversión y baja impedancia de entrada— no son decisivas después de una etapa de baja impedancia.




Figura 1: Comparación reconstruida a partir del análisis utilizado el 30 de abril. La magnitud nominal no decide el pivote: el criterio principal es la robustez frente a tolerancias al replicar canales.

3.3.3. Conversión diferencial–single-ended y referencias independientes

La entrada se amplifica con una configuración de instrumentación formada por dos PGA internos del PSoC, coherente con la topología documentada por Cypress para sus bloques de capacitores conmutados [3]. La cadena se convierte luego a una señal single-ended referida a un nivel interno.

Esto reduce la cantidad de recursos analógicos que exigiría mantener dos ramas completas hasta el ADC.

El costo de operar con alimentación simple y varias etapas de ganancia es la acumulación de *offset*. Por eso las versiones **DiferencialConRefs*** introdujeron una referencia independiente para PGA, BP, SUM y LP, y las versiones ***YMux*** agregaron un multiplexor que permite medir cada salida intermedia con el mismo ADC. Esa combinación es la base de la calibración asistida digitalmente.

3.4. Arquitectura analógica consolidada

Tomando como entrada v_d , la función de transferencia global puede organizarse como

$$H_{AFE}(s) = G_{IA} G_{PGA} [k_d - k_b H_{BP}(s)] H_{LP}(s), \quad (4)$$

donde G_{IA} representa la etapa diferencial, G_{PGA} la ganancia seleccionable, H_{BP} el MFB de compensación, k_d y k_b las relaciones del sumador y H_{LP} el filtro anti-aliasing. El orden funcional es:



La Fig. 2 corresponde a la versión consolidada previa al cambio VDAC→IDAC de agosto. Se conserva porque muestra con claridad la topología; la revisión actual mantiene las cuatro referencias, pero las genera con IDAC y resistencias externas.




Figura 2: Cadena de acondicionamiento consolidada en PSoC Creator. El recorte comienza después de los terminales de entrada para mantener esta sección independiente del transductor: PGA diferencial, ganancia adicional, MFB, sumador, LP, referencias independientes, AMux y ADC. La captura corresponde a la revisión histórica con VDAC.

Los valores transferidos desde el **TopDesign.cysch** actual al esquema KiCad se resumen en la Tabla 3. La tabla documenta la realización física; no reemplaza la verificación de la función de transferencia completa con tolerancias.

3.5. Asistencia digital para recentrar la cadena

El multiplexor, el ADC y las referencias programables convierten al AFE en una instrumentación analógica asistida digitalmente. Durante una calibración *foreground*, cada etapa se observa de manera

Cuadro 3: Redes externas de la cadena analógica vigente.

Bloque	Componentes identificados
Polarización de entrada	Dos resistencias de 50 kΩ hacia la referencia común.
Pasa-banda MFB	$R = 43 \text{ k}\Omega$ y $47 \text{ k}\Omega$; $C = 680 \text{ }\mu\text{F}$ y 27 pF .
Sumador	6,8 kΩ, 47 kΩ, potenciómetro de 2 kΩ al 31,7 %, 27 kΩ y 15 nF.
Pasa-bajos	47 nF, 12 kΩ, 150 kΩ y 3,3 nF.
Referencias de etapa	Cuatro ramas de 30 kΩ, desacopladas con $1 \text{ }\mu\text{F} \parallel 100 \text{ nF}$; excitación IDAC en la rama vigente.
AMux	Capacitor externo de 100 nF y selección de PGA, BP, SUM o LP para observación.

secuencial y se ajusta su referencia. Durante la captura, los códigos quedan fijos: no hay un lazo digital modulando la señal sísmica.

Para continua, la salida de la etapa i puede modelarse como

$$y_i^{\text{DC}} = \sum_{j < i} A_{ij} y_j^{\text{DC}} + b_i + K_i u_i, \quad (5)$$

donde b_i es su *offset*, A_{ij} la propagación de residuos anteriores, u_i el código o tensión de referencia y K_i su efecto sobre la salida. La forma triangular de la Ec. (5) impone el orden PGA→BP→SUM→LP: ajustar primero una etapa posterior dejaría que el residuo de una anterior volviera a desplazarla.

La evolución fue manual al comienzo, con códigos de referencia enviados desde la interfaz de banco, y después automática mediante un controlador PI con banda muerta, saturación y *anti-windup*. Los valores aceptados se conservan en EEPROM con CRC e indexación por configuración de ganancia. La revisión de agosto reemplazó los VDAC por IDAC, pero conserva el mismo principio: medir una salida intermedia, corregir su referencia y retirar el lazo antes de adquirir.

3.6. Digitalización: ADC, rango y cuantización

El conversor seleccionado dentro del PSoC 5LP es un $\Delta\Sigma$ configurado a **18 bits nominales**. Esta arquitectura resulta apropiada para priorizar resolución en una banda relativamente baja; los 18 bits describen la palabra nominal, no garantizan 18 bits efectivos en presencia de ruido, no linealidad y referencias reales [1].

El firmware vigente emplea una tasa nativa de

$$F_{s,0} = 2604 \text{ SPS}. \quad (6)$$

El ADC posee cuatro configuraciones de rango seleccionables. Aplicando (2), sus pasos ideales son:

Cuadro 4: Rangos vigentes del ADC $\Delta\Sigma$ de 18 bits.

Código	Rango bipolar	V_{span}	ΔV_{LSB} ideal
1	$\pm 2,5 \text{ V}$	5,000 V	19,1 μV
2	$\pm 0,512 \text{ V}$	1,024 V	3,91 μV
3	$\pm 1,024 \text{ V}$	2,048 V	7,81 μV
4	$\pm 0,625 \text{ V}$	1,250 V	4,77 μV

Elegir el rango es una segunda forma de adaptar la señal al conversor. Pasar de $\pm 2,5 \text{ V}$ a $\pm 0,512 \text{ V}$ reduce el LSB ideal casi cinco veces, pero reduce en la misma proporción el margen antes del recorte. Por tanto, PGA y rango del ADC deben configurarse conjuntamente: **la mejor resolución no es el rango más estrecho, sino el rango más estrecho que no sature la captura.**

3.7. Del ADC a memoria: FIR, DMA y control determinista

La primera digitalización utilizaba una interrupción convencional por muestra y salida serie. El proyecto consolidado evolucionó hacia dos caminos concurrentes:

crudo: ADC → DMA → RAM, (7)

filtrado: ADC → DFB/FIR → DMA → RAM. (8)

El bloque DFB ejecuta el FIR en hardware y los canales DMA trasladan las palabras sin que el Cortex-M3 copie cada muestra. Esto reduce carga de CPU y, sobre todo, separa el instante de muestreo de tareas lentas de control o diagnóstico.




Figura 3: Camino digital del proyecto consolidado: filtro DFB, lógica de control, solicitudes DMA, registros de estado, EEPROM y temporizadores. La UART que aparece en esta captura corresponde a la revisión anterior; en la rama de hardware vigente la salida del PSoC se migró a I²C y la UART quedó sólo como recepción.

Desde julio, el bloque **superMaquina**, descrito en Verilog e implementado en UDB, decide en hardware cuándo habilitar cada solicitud DMA, cuándo comienza y termina una captura y qué eventos pueden interrumpir al procesador. La regla de partición es:

- va a **hardware** lo que debe ocurrir en un instante preciso: flanco de inicio, habilitación del ADC, conteo de muestras/lotos, enrutamiento DMA y fin;
- queda en **software** lo lento pero complejo: calibración, persistencia, configuración, supervisión y protocolo de comandos.

El sistema admite decimación programable

$$F_s = \frac{2604 \text{ SPS}}{N}, \quad N \in \{1, \dots, 100\}. \quad (9)$$

El promediado de N muestras reduce ruido no correlacionado, pero su respuesta es una *sinc*; no constituye por sí solo un filtro anti-aliasing ideal. Por eso la capacidad de seleccionar N no implica que los cien valores sean igualmente apropiados: para cada configuración de campo debe verificarse la banda combinada del LP analógico, el FIR y la decimación.

3.8. Hitos dentro del proyecto consolidado

Una vez absorbidos los proyectos exploratorios, las modificaciones dejaron de crear carpetas nuevas y pasaron a actualizar **AcondicionamientoAnalogico**. Los cambios estructurales principales recuperados con Git son:

Fecha	Commit	Cambio de arquitectura
03/06	4062297	Nace el proyecto unificado con la cadena completa.
17/06	e490334	Se consolidan DMA, camino filtrado por DFB, EEPROM y selección crudo/FIR; se eliminan del <i>head</i> los proyectos exploratorios, que permanecen recuperables en Git.
02/07	87dcd7e	La lógica temporal de captura migra a superMaquina en Verilog/UDB.
11/07	38098e9	Se consolida la tasa nativa de 2604 SPS y la decimación asociada.
03/08	f355a8a	Nueva revisión de hardware: cuatro IDAC sustituyen los VDAC, se agrega una etapa PGAout , la salida de datos pasa a I ² C y la UART queda sólo RX.

3.9. Qué queda establecido y qué debe verificarse

La arquitectura ya está definida: entrada diferencial, ganancia programable, compensación MFB con sumador, pasa-bajos analógico, referencias independientes, observación por AMux, ADC $\Delta\Sigma$ de 18 bits, cuatro rangos, DFB/FIR, DMA y control temporal en hardware. Git permite además justificar esa arquitectura como el resultado de alternativas concretas, no como una descripción retrospectiva.

Antes de cerrar esta sección como diseño validado faltan pruebas que pertenecen exclusivamente a la instrumentación:

- respuesta en magnitud y fase extremo a extremo para cada ganancia y rango;
- ruido referido a la entrada y número efectivo de bits, no sólo resolución nominal;
- tolerancias entre varias placas y deriva térmica;
- margen de saturación en cada nodo intermedio, no únicamente en la salida;
- rechazo anti-*aliasing* para las combinaciones de FIR y decimación que se usarán;
- repetibilidad de la calibración luego de la migración VDAC→IDAC.

Estas verificaciones no cambian el alcance de la etapa: determinan si el camino entre los terminales de entrada y la memoria digital cumple lo diseñado. La transmisión de los datos almacenados comienza recién después de este punto.

Referencias

- [1] Infineon Technologies AG. PSoC 5LP: CY8C58LP family datasheet. Document No. 001-84932, Rev. *N, Nov. 27, 2019.
- [2] K. Ma et al. An effective method for improving low-frequency response of geophone. *Sensors*, 23(6), 2023. Art. no. 3082, doi: 10.3390/s23063082.
- [3] P. Sekar. Instrumentation amplifier using PSoC 3. Cypress Semiconductor, Application Note AN60319, Document No. 001-60319, Rev. *A, Apr. 2010.